51兼容载波通信单片机PL3105的通信软件设计_工科论文十篇

由于方波是由无穷个逐次倍频的正弦波组成的，如下式所示

ω0=2πf，f为基频，就是方波的频率。

所以我们可以在CPLD的FSK输出端后，加入一个低通滤波器来滤除方波的高频谐波分量，滤波器输出的则是对应于方波的同频率的正弦，经过缓冲放大后即可输出FSK。

3.2 解调部分

FSK是通过波形变换电路（由比较电路及缓冲放大电路组成）变换成为同频同相的方波。CPLD对方波进行频率识别，并在数据输出端输出解频后的数据流。

3.3 技术指标

载波上限频率—3260Hz。

载波下限频率—2460Hz。

载波中心频率—2860Hz。

波特率—300bps，600bps，1200bps。

调制方式—FSK。数据为'1'时，输出在2860～3260Hz之间的正弦波；数据为'0'时，输出在2460～2860Hz之间的正弦波。

图4 过零检测电路

4 硬件设计

4.1 输入缓冲及输出缓冲

计算机一般是通过串口传输数据，所以要用RS232TTL转换芯片MAx232来进行电平转换，同时通过缓冲器CD4050来隔离并驱动后级，如图2所示。

4.2 输出滤波器，输出放大器

因为需要滤掉载波下限频率的三次倍频7380Hz（2460Hz×3）以上的频率，因此该滤波器的截至频率设计为4000Hz（>3260Hz）。为了减小体积，这里采用了Maxim公司的开关电容（switched capacitor）滤波器MAx7411。MAx7411是一个五阶低通椭圆开关电容滤波器，具有非常快的下降度且电路十分简洁。图3是由MAx7411构成的滤波器。

INPUT为输入频率fIN，OUTPUT为输出频率fout'CLOCK为截至频率fc。该滤波器的效果如表2所列。

由表2可见，在1.25fc处衰减达到-38.5dB，已经可以忽略了。

表2 MAx7411的滤波参数

我们的截止频率是4000Hz，即4000=1.25×fC。所以fc=3200Hz。该频率由CPLD产生。

为了能够推动后级设备，必须在滤波器之后加上输出放大器，这里采用FC411。电路为普通的反相放大器电路。

4.3 输入放大器和波形变换电路

如图4所示，输入的FSK和正弦经过运放TLE2037放大后，输入比较器LM311进行过零点检测。由于在接地处有较强的噪音，因此必须在电路设计上考虑抗干扰的问题，如采取隔离、浮地等措施。LM311是一款高速比较器，比较速度最在为165ns，它的输出兼容TTL和MOS电路。LM311通过过零检测，把FSK波形转换成方波输入CPLD，由CPLD进行频率，从而实现解频的目的。

5 软件设计

该系统软件最主要的部分就是调制和解调软件的设计，还有一部分是滤波器的时钟产生及工作状态指示与工作模式选择。

低压CPLD EPM7512A的混合电压系统设计_工科论文 第三篇

摘要：较详细地阐述不同逻辑电平的接口原理。以低压CPLD EPM7512A为例，给出在混合电压系统中的具体设计方案。

关键词：低压CPLD 逻辑电平 电源 EMP7512A

引 言

随着微电子技术的飞速发展，体积更小、功耗更低、性能更佳的低压芯片不断涌现。I/O电平逻辑向3.3V、 2.5V、1.8V，甚至更低的方向发展。但数十年来，由于5V电源的器件一直占据比较重要的市场，在系统设计中它们经常共存在一块电路板中，因此在设计它们的过程中，就不可避免地要碰到不同电压电平的接口问题。

1 EPM7512A简述

EMP7512A是Altera公司推出的MAx7000A 系列的CPLD(Complex Programmable Logic Device)；采用CMOS EEPROM工艺，传输延时仅为3.5ns，可实现频率高达200MHz的计数器；内部具有丰富的资源——512个触发器，1万个用户可编程门；为了比较适合混合电压系统，提供了2.5V、3.3V电压的内核，通过配置，输入引脚可以工作兼容2.5V/3.3V/5V/逻辑电平，输出可以配置为 2.5V/3.3V逻辑电平输出。EPM7512A同时还提供了JTAG接口，可进行ISP编程，极大方便了用户。

2 电源设计

在本系统中，外界提供的电源为±12V和+5V，而EPM7512A的工作电压需接3.3V，所以首先要解决好电源的问题。以下是几种解决方案。

(1)采用低压差线性稳压芯片

线性稳压芯片是一种最简单的电源转换芯片，基本上不需要元件。使用方便、成本低、纹波小、无电磁干扰。 但是传统的线性稳压器，如78xx系列都要求输入电压要比输出电压高2V~3V以上，否则不能正常工作，所以78xx系列已经不能够满足3.3V电源设计的要求。 面对低电压电源的需求，许多电源芯片公司推出了低压差线性稳压器LDO(Low Dropout Regulator)。这种电源芯片的压差只有1.3V ~ 0.2V，可以实现5V转3.3V/2.5V，3.3V转2.5V/1.8V等要求。

(2)设计开关电源

开关电源也是实现电源转换的一种方法，且效率很高，但设计要比使用线性稳压器复杂得多。不过对于大电流高功率的设计，建议采用开关电源。现在开关电源里面的同步整流技术可以很好地解决低压、大电流的问题。

(3)电阻分压

这种方法简单、成本低，但是分压输出受负载大小影响，不推荐在低压系统中使用。综合对比上面几种方案，选用了TI公司的LDO芯片TPS7333QD，负载能力500mA，符合系统功耗要求。

3 逻辑接口设计

(1)各种电平的转换标准

EMP7512A的供电电压为3.3V，当VCCINT接3.3V时，输入口的逻辑电平范围为-2V~5.75V。输出口的逻辑电平范围为0V~VCCIO。VCCIO可以接2.5V或者3.3V。在进行CPLD系统设计时，除了CPLD本身外，还有很多的模块和芯片，比如Flash、D/A、A/D等。这些可归成两类——驱动CPLD的5V电平和被CPLD驱动的5V电平芯片。因此就存在一个如何将低压CPLD与这些芯片或模块可靠接口的问题。表1所列为5V CMOS、5V TTL和3.3V电平的转换标准。其中，VOH表示输出高电平的最低电压，VIH表示输入高电平的最低电压，VIL表示输入低电平的最高电压，VOL表示输出低电平的最高电压。从表1中可以看出，5V TTL和3.3V的转换标准是一样的，而5V CMOS的转换标准是不同的。因此，在将3.3V系统与5V系统接口时，必须考虑到两者的不同。

表1 5V CMOS/TTL、3.3V TTL逻辑电平标准

(2)逻辑电平不同时接口出现的问题

在混合电压系统中，不同电源电压的逻辑器件互相接口存在以下几个问题。

① 加到输入和输出引脚上允许的最大电压限制问题。器件对加到输入或者输出脚上的电压通常是有限制的。这些引脚由二极管或者分离元件接到Vcc。如果接入的电压过高，则电流将会通过二极管或者分离元件流向电源。例如在3.3V器件的输入端加上5V的，则5V电源会向3.3V电源充电。持续的电流将会损坏二极管和其它电路元件。

② 两个电源间电流的互串问题。在等待或者掉电方式时，3.3V电源降落到0V，大电流将流通到地。这使得总线上的高电压被下拉到地，引起数据丢失和元件损坏。必须注意的是：不管在3.3V的工作状态还是在0V的等待状态，都不允许电流流向Vcc。

③ 接口输入转换门限问题。用5V的器件驱动3.3V的器件有很多不同的情况，同样TTL和CMOS间的转换电平也存在着不同情况。驱动器必须满足接收器的输入转换电平，并且要有足够的容限以保证不损坏电路元件。

(3)EPM7512A与5V电平接口的4种情形

在该系统中，有下面4种不同的情况需考虑。(配置脚VCCINT、VCCIO均须接3.3V，把EPM7512A配置成 3.3V TTL器件。)

① 5V TTL器件驱动EPM7512A(直接相连)。由于5V TTL和3.3V的电平转换标准是一样的，5V TTL器件输出的典型值为3.6V，因此，如果3.3V器件能够承受5V的电压，则从电平上来说是完全可以直接相连的。EPM7512A能承受5V TTL电平驱动。

② EPM7512A驱动5V TTL器件(直接相连)。由于 3.3V器件的VOH和VOL电平分别是2.4V和0.4V，5V TTL器件的VIH 和VIL 电平分别是2V和0.8V；而EPM512A 实际上能输出3V摆幅的电压，显然5V TTL器件能够正确识别EMP7512A的输入电平。

③ 5V CMOS器件驱动EPM7512A(直接相连)。5V CMOS的VOH 和VOL以及3.3V的VIH 和VIL 的转换电平可以看出，虽然两者存在一定的差别，但是能够承受5V电压的3.3V器件能够正确识别5V器件送来的电平值。所以能够承受5V电压的3.3V 器件的输入端可以直接与5V器件的输出端接口。EPM7512A有5V容限，故能直接与5V器件的输出端接口。

④ EPM7512A驱动5V CMOS(不能直接相连)。3.3V与5V CMOS的电平转换标准是不一样的。从表1中可以看出，3.3V输出的高电压的最低电压值VOH = 2.4V(输出的最高电压可以达到3.3V)，而5V CMOS器件要求的高电平最低电压VIH = 3.5V，因此EMP7512A的输出不能直接与5V CMOS器件的输入相连接。为此必须做些处理。最通用的方法就是，使用电平接口转换芯片实现3.3V与5V电平的相互转换。可以采用双电压(一边是3.3V，另一边是5V)供电的双向驱动器来实现电平转换。如TI的SN74ALVC164245、SN74ALVC4245等芯片，可以较好地解决3.3V与5V电平的转换问题。对于5 V TTL 或者5 V CMOS器件，如果驱动3.3V(但无5V容限)的器件，就不能直接连接，而也可通过SN74ALVC16245来实现5V到3.3V的转换。对于EPM7512A驱动5V CMOS的情况还有个比较好的方法是，使输出口OC(集电极开路)输出，外面接一个电阻上拉到5V，这样就可以驱动5V CMOS器件了，只是逻辑反向了而已。

4 总 结

混合逻辑系统会在一个比较长的时间内存在。它的设计比较复杂，必须仔细其中的逻辑接口问题，否则容易使芯片烧毁或者逻辑失真。笔者在应用EEM7512A的过程中总结了这几种方法，对设计混合逻辑系统具有普遍意义。

PLx推出PCI-USB 2.0控制器_工科论文 第四篇

PLx今日推出业界第一款PCI-USB外设控制器NET2282，是当今转化基于PCI接口到高速USB 2.0接口产品的极品。PLx NET2282控制器使USB 2.0的应用更加广泛化，比如可用于TV调谐器、WiFi适配器、video-capture系统等。

NET2282上的PCI总线既是PCI主机也是PCI适配器。对于PCI适配器而言，NET2282能适合任何的标准3V~5V PCI插槽。这个特性，使得任何PCI总线系统能在瞬间切换到接口是USB 2.0的外设上。NET2282具有多功能，可适应部分操作系统的要求，因此其附加软件甚至不用做任何修改就可运用在不同场合。对于PCI主机而言，NET2282用于转化现有的PCI卡、无线网卡等适配器到standalone USB设备或ExpressCard等适配器。NET2282拥有效仿的主内存、PCI裁断接口、内嵌CPU等等，均用于配置PCI设备。此外，NET2282的自枚举技术使得USB设备在USB主机就被配置完毕，根本无需在PCI端运行任何代码。

NET2282内嵌了基于DMA的控制器，轻而易举便实现了控制。其支持的数据率高达40 Mbytes/s，为全记录、未压缩的HDTV提供了足够的带宽。缘于NET2282的动态虚拟终端技术，多路、同步的视频流也能直接传输了。即使是如此庞大的吞吐量，NET228仍然能保持着154mW的低能耗，为在USB总线设备的使用提供了可能。

像所有PLx连接口设备一样，NET2282 同样也有其RDK（快速设置套件）。

NET2282已有样品发售。其以无铅的120管脚TQFP方式封装，售价为$7.80/10,000数量单元。此外，NET2282的配套RDK售价为$695。

用CPLD实现DSP与PLx9054之间的连接_工科论文 第五篇

摘要：介绍了利用CPLD实现DSP芯片TMS320C6711b和PCI桥芯片PLx9054之间高速数据传输的系统设计方法，并给出了相应的系统设计原理图，同时对该系统的性能进行了。

关键词：PCI总线；TMS320C6711b；HPI(host port interface)；局部总线；PLx9054

ＣＰＬＤ是一种复杂的用户可编程逻辑器件。它以操作灵活，开发迅速，投资风险低，可多次编程擦写和在系统可编程（Ｉｎ Ｓｙｓｔｅｍ ｐｒｏｇｒａｍｍａｂｉｌｉｔｙ）等特点而成为一种可优化硬件电路设计且具竞争力的产品。近年来，随着微电子集成工艺的不断发展，各种系列的ＣＰＬＤ可为简单ＰＡＬ综合设计到先进实时硬件现场升级等全部范围内的任务设计提供全套的解决方法。本文将给出如何使用Ｘｉｌｉｎｘ公司的ＣＰＬＤ器件ＸＣ９５００ＬＶ实现ＰＬＸ９０５４的局部总线 （ｌｏｃａｌ ｂｕｓ）和ＤＳＰ的ＨＰＩ口之间的实时通信方法。采用这种设计可以以单字或ＤＭＡ方式完成主机与ＤＳＰ之间的高速数据传输，传输速率可达到１６Ｍｂ／ｓ。该方法可广泛应用于实时图形、图像及动画处理等场合。

图1

１　设计需求

１．１ ｌｏｃａｌ ｂｕｓ接口要求

ＰＬＸ９０５４是ＰＣＩ接口专用主从器件，包括通信、网络、磁盘控制、多媒体等高性能接口功能。ＰＬＸ９０５４可以以多种方式实现从ｐｃｉ ｂｕｓ端到ｌｏｃａｌ ｂｕｓ端(局部总线)的数据转移, 如直接传输，ＤＭＡ控制传输等。通过ｐｃｉ ｂｕｓ和ｌｏｃａｌ ｂｕｓ之间以六个可编程ＦＩＦＯ的不同连接可实现突发并发传输， 同时也可通过串行ＥＥＰＲＯＭ或ＰＣＩ主控设备对ＰＬＸ９０５４内部的配置寄存器进行设置，其简化框图如图１所示。图中，通过配置ＥＥＰＲＯＭ可设置ＰＬＸ９０５４作为ＰＣＩ总线的从设备工作在Ｃ模式下（数据、地址总线非复用），该模式下的ｌｏｃａｌ ｂｕｓ数据宽度为１６ｂｉｔ，同时，通过使能外部设备就绪ＲＥＡＤＹ还可以禁止无限爆发操作（屏蔽ＢＴＥＲＭ ｂｉｔ）。

Ｌｏｃａｌ ｂｕｓ端的读、写时序基本相同，图２所示是其单字读写操作时序。以写周期为例，首先，ＰＬＸ９０５４通过置ＬＨＯＬＤ有效来申请ｌｏｃａｌ ｂｕｓ的主控权，在收到ｌｏｃａｌ ｂｕｓ仲裁的响应ＬＨＯＬＤＡ之后，ＰＬＸ９０５４将成为ｌｏｃａｌ ｂｕｓ的主控，随后置ＡＤＳ为低，使得地址总线ＬＡ、字节使能ＬＢＥ[３：０]和读写选择ＬＷ／ Ｒ 进入有效状态，一个ＬＣＬＫ周期之后，９０５４停止驱动ＡＤＳ，这时，地址总线ＬＡ[３１：２]上的地址将保持有效直至数据线上的数据有效并保持一个ＬＣＬＫ周期。数据线ＬＤ[１５：０]上的数据由ＲＥＡＤＹ驱动， ＲＥＡＤＹ表示ｌｏｃａｌ ｂｕｓ设备已经准备好，可以发送或者接收数据。ＢＬＡＳＴ由ＰＬＸ９０５４提供，ＢＬＡＳＴ为低表示一次传输的最后一个字节，ＢＬＡＳＴ的上升沿可用于标志一次数据传输的完成。一个ＬＣＬＫ周期之后，ＰＬＸ９０５４拉低ＬＨＯＬＤ以放弃对ｌｏｃａｌ ｂｕｓ的主控权，此后，ｌｏｃａｌ ｂｕｓ仲裁响应９０５４的ＬＨＯＬＤ，并拉低ＬＨＯＬＤＡ以收回ｌｏｃａｌ ｂｕｓ主控权，这时的ｌｏｃａｌ ｂｕｓ置于闲置状态。这里，ＰＬＸ９０５４作为ｌｏｃａｌ ｂｕｓ主控权的唯一申请者，只要提出总线申请，ｌｏｃａｌ ｂｕｓ仲裁就会立即响应该申请。

１．２ ＨＰＩ口设计要求

ＨＰＩ口是一种数据宽度为１６ｂｉｔ的并行端口（Ｃ６４＊＊系列ＤＳＰ中，ＨＰＩ口的数据宽度达到３２ｂｉｔ）。通过ＨＰＩ口，主机可以直接对ＣＰＵ的存储器空间进行操作。在Ｃ６２１＊／Ｃ６７１＊系列ＤＳＰ中，没有留出专门的ＥＤＭＡ通道来执行ＨＰＩ口的访问操作，而是直接将ＨＰＩ口连接到内部的地址产生硬件上，因而提高了对内部存储空间的访问速度。ＨＰＩ口内部加入了两个八级深度的读写缓冲，可以执行地址自增的读写操作，提高读写操作的吞吐量。ＨＰＩ口为内部ＣＰＵ提供了标准３２ｂｉｔ的数据接口，同时为外部主机也提供了一个经济的１６ｂｉｔ接口，所以对外部主机而言，每次读写必须执行成对的１６ｂｉｔ操作。

ＨＰＩ口内部有三个寄存器，分别是控制寄存器（ＨＰＩＣ），地址寄存器（ＨＰＩＡ）和数据寄存器（ＨＰＩＤ）。这三个寄存器可以直接被主机访问，主机每执行一次对ＣＰＵ内部存储空间的访问都必须先对控制寄存器和地址寄存器写入相应的值，然后才能对数据寄存器进行读写操作。ＨＰＩ口的外部接口是由数据总线ＨＤ１５：０以及一部分用于描述和控制ＨＰＩ接口的控制组成，这些控制的具体类型如下：

ＨＣＮＴＬ[１:０]：控制ＨＰＩ的操作类型;

ＨＨＷＩＬ：半字确认输入，“０”，“１”分别表示一次字传输的第一个半字和第二个半字；

ＨＲ／Ｗ：读／写选择；

ＨＲＤＹ：就绪状态标志；

ＨＩＮＴ：中断标志，ＤＳＰ向主机提出中断；

ＨＡＳ：区别地址／数据复用总线的数据与地址；

ＨＤＳ１，ＨＤＳ２，ＨＣＳ：数据选通输入，三者配合可用于产生一个ＨＰＩ内部选通ＨＳＴＲＯＢＥ：

ＨＳＴＲＯＢＥ ＝[ＮＯＴ（ＨＤＳ１ ＸＯＲ ＨＤＳ２）] ＯＲ ＨＣＳ；

对于一个写ＨＰＩ口的操作，应首先使能ＨＣＳ，变化ＨＤＳ１或ＨＤＳ２，可使ＨＳＴＲＯＢＥ产生一个下降沿，ＨＰＩ口在这个下降沿采样控制ＨＣＮＴＬ１：０、ＨＨＷＩＬ和ＨＲ／Ｗ，同时在使能ＨＣＳ的同时扇出ＨＲＤＹ，以使主机进入等待状态，直到ＨＲＤＹ产生下降沿，表明ＨＰＩＤ已清空，可以接收新的数据。此时ＨＳＴＲＯＢＥ也将产生一个上升沿，并采样ＨＤ１５：０上的数据并将其送入ＨＰＩＤ，以完成第一个半字的写入。对于第二个半字的写入，由于３２ｂｉｔ的ＨＰＩＤ已经清空，可以直接写入数据，不会出现未准备好的情况，所以ＨＲＤＹ一直保持为低，与第一个字节的写入相同，该操作也在ＨＳＴＲＯＢＥ的下降沿采样控制，并在ＨＳＴＲＯＢＥ的上升沿采样数据总线ＨＤ[１５：０]的数据并送入ＨＰＩＤ，以完成一个３２ｂｉｔ的写入操作。

图3

对于读ＨＰＩ的操作，当ＨＣＳ有效且在主机不采用地址自增方式从ＨＰＩＤ执行读操作时（ｃａｓｅ１），ＨＰＩ会向内部地址产生电路送一个读请求，ＨＣＳ的下降沿可使ＨＲＤＹ变为高电平，直到内部地址产生电路将请求的数据载入ＨＰＩＤ，ＨＲＤＹ变为有效状态为止，此时数据线上的数据为读出的数据，而且该数据将保持有效直到ＨＳＴＲＯＢＥ上升沿采样数据后１０ｎｓ左右。由于在第二次读操作开始时，数据已经出现在ＨＰＩＤ上了，因此，第二个半字的读操作将不会遇到未准备好的情况；在ＨＰＩＤ以地址自增方式进行读操作时，ＨＣＳ在整个多个字节的传输过程中始终保持有效，一旦完成现在的读操作，下一地址的数据马上被取出。因此，完成现在读操作的第二个半字的传输之后（在ＨＳＴＲＯＢＥ的第二个上升沿），将由ＨＳＴＲＯＢＥ的下降沿（通过变化ＨＤＳ１或者ＨＤＳ２来产生）扇出ＨＲＤＹ，以用于指示ＨＰＩ正忙于数据的预读取。

图３是ＨＰＩ的读、写时序图，这里ＨＡＳ一直接高电平。

２　设计实现

该系统中ＣＰＬＤ的功能主要是完成ｌｏｃａｌ ｂｕｓ端和ＨＰＩ端口之间控制和数据总线的连接，并保证数据传输的可靠性。通过以上对ｌｏｃａｌ ｂｕｓ和ＨＰＩ读写时序的可见，一些关键，如ＨＣＳ、ＲＥＡＤＹ、ＨＲＤＹ的时序设计很重要，实际上，整个ＣＰＬＤ设计的主要任务也是围绕这几个的设计展开的。

图4

由ＨＣＳ、ＨＤＳ１和ＨＤＳ２共同作用产生的ＨＰＩ口内部ＨＳＴＲＯＢＥ的上升沿和下降沿，直接控制着送入ＨＰＩ端口的数据和控制，而且ＨＳＴＲＯＢＥ变化速率决定了数据传输的速率，由此可见，该是一个非常关键的。这里ＨＣＳ作为字节传输标志，它在一次数据传输的过程中始终保持有效。而在数据传输结束之后，将ＨＣＳ拉高即可控制ＨＲＤＹ，以使其恢复到初始状态，从而为下一次的读写操作做好准备。设计时，可用ＨＤＳ１或ＨＤＳ２中的一个固定接至高电平，另一个用来控制ＨＳＴＲＯＢＥ以产生上升沿和下降沿。笔者在设计时将ＨＤＳ１固定接高电平，并由ＡＤＳ和ＨＲＤＹ产生逻辑来控制ＨＤＳ２。当ＨＲＤＹ处于无效状态（即ＨＰＩ端口未准备就绪）时，ＨＤＳ２不变，不采样任何；而当ＨＲＤＹ有效时，ＨＤＳ２同ＡＤＳ保持一致，

用CPLD实现单片机与ISA总线接口的并行通信_工科论文 第六篇

摘要：介绍了用ALTERA公司MAx7000系列CPLD芯片实现单片机与PC104ISA总线接口之间的关行通信。给出了系统设计方法及程序源代码。

关键词：CPLD ISA总线 并行通信

CPLD（Complex Programmable Logic Device）是一种复杂的用户可编程逻辑器件，由于采用连续连接结构，易于预测延时，从而使电路仿真更加准确。CPLD是标准的大规模集成电路产品，可用于各种数字逻辑系统的设计。近年来，由于采用先进的集成工艺和大指量生产，CPLD器件成本不断下降，集成密度、速度和性能大幅度提高，一个芯片就可以实现一个复杂的数字电路系统；再加上使用方便的开发工具，使用CPLD器件可以极大地缩短产品开发周期，给设计修改带来很大方便[1]。本文以ALTERA公司的MAx7000系列为例，实现MCS51单片机与PC104ISA总线接口的并行通信。采用这种通信方式，数据传输准确高速，在12MHz晶振的MCS51单片机控制的数据采集系统中，可以满足与PC104 ISA总线接口实时通信的要求，通信速率达200Kbps。

1 系统总体设计方案

用CPLD实现单片机与PC104ISA总线接口的并行通信，由于PC104主要完成其它方面的数据采集工作，只是在空闲时才能接收单片机送来的数据，所以要求双方通信的实时性很强，但数据量不是很大。因此在系统设计中，单片机用中断方式接收数据，PC104采用查询方式接收数据。系统设计方案如图1所示。

在单片机部分，D[0..7]是数据总线，A[0..15]是地址总线，RD和WR分别是读写线，INT0是单片机的外部中断，当单片机的外部中断有效时，单片机接收数据。

在CPLD部分，用一片MAx7000系列中的PM7128 ESLC84来实现，用来完成MCS51与PC104ISA总线接口之间的数据传输、状态查询及延时等待。

在PC104ISA部分，只用到PC104的8位数据总线D[0..7]，A[0..9]是PC104的地址总线；/IOW和/IOR是对指定设备的读写；AEN是允许DMA控制地址总线、数据总线和读写命令线进行DMA传输以及对存储器和I/O设备的读写；IOCHRDY是I/O就绪，I/O通道就绪为高，此时处理机产生的存储器读写周期为4需5个时钟周期，MCS51通过置此为低电平使CPU插入等待周期，从而延长I/O周期；SYSCLK是系统时钟，使系统与外部设备保持同步；RESETDR是上电复位或系统初始化逻辑，是系统总清。

2 基于MAx+plusII的硬件实现

ALTERA公司的CPLD开发工具MAx+plusII，支持多种输入方式，给设计开发提供了极大的方便，因此本系统采用MAx+plusII进行设计。系统的主体部分用原理图输入方式，由于库中提供现成的芯片，所以使用很方便。原理图输入部分如图2和图3所示。图2主要完成单片机与ISA接口通信中的数据传输和握手判断。在图2中，各说明如下：

D[0..7] 单片机的8位双向数据总线；

PCD[0..7] ISA接口的8位双向数据总线；

PCRD ISA接口的读有效；

PCWR ISA接口的写有效；

STATE ISA接口的查询选通，用来判断单片机已写数据或读走数据；

PCSTATE 单片机用此查询ISA接口已取走数据；

MCURD 单片机的读有效；

MCUWD 单片机的写有效；

INT0 单片机的外部中断。

当MCUWR有效时，单片机把数据锁存于74LS374（1）中，此时PCSTAE变为高电平；PC104用STATE选通74LS244来判断数据位PCD0是否为高电平，如果为高，说明单片机送来了数据，则使PCRD有效，从数据锁存器74LS374（1）中取走数据，此时PCSTATE变为低电平，单片机通过判断此为低电平来判定PC104已取走了数据，此时可以发下一个数据。

当PCWR有效时，PC104把数据锁存于74LS374（2）中，此时INT0变为低电平；单片机产生外部中断，使MCURD有效，从数据锁存器74LS374（2）中取走数据。此时INT0变为高电平，PC104用STATE选通74LS244判断数据位PCD1是否为高电平，如果为高电平，则说明单片机取走了数据，可以发送下一个数据。

PC104与单片机进行通信，最关键的就是速度匹配问题。由于PC104的速度快，而单片机的速度较慢，所以要在PC104的IOCHRDY处插入等待周期。如图3所示，各说明如下：

IOCHRDY 用来使ISA接口等待5个时钟周期；

DLY_D 延时输入；

DLY_CL 延时等待时钟；

DLY_CLR 等待清除，为开始下一次送数据其做准备；

DELAY 延时5个时钟周期后的输出，作为DLY_CLR的输入；

SYSCLK ISA接口的系统时钟。

在MCS51与PC104进行通信的过程中，DLY_D一直有效（高电平），在SYSCLK的作用下，每5个时钟周期DELAY有效一次，即为高电平。此时DLY_CLR有效（低电平），IOCHRDY变为高电平，PC104可以读写数据。

地址译码部分采用文本输入方式。用ALTERA公司的硬件设计开发语言AHDL（Altera Hardware Description Language）实现。AHDL是一种模块化的高级语言，完全集成于MAx+plus II系统中，特别适合于描述复杂的组合逻辑、状态机和真值表，地址译码部分采用文本输入方式充分体现了文本输入方式的优点。文本输入内容如下：

SUBDESIGN Address

(

PCA[9..0] :INPUT；

AEN，IOR，IOW ：INPUT；

RSETDR，DELAY ：INPUT；

A[15..14] :INPUT；

RD，WR ：INPUT；

DLY_D ：OUTPUT；

DLY_CK ：OUTPUT；

DLY_CLR ：OUTPUT；

STATE ：OUTPUT；

PCRD ：OUTPUT；

PCWR ：OUTPUT；

MCURD ：OUTPUT；

MCUWR ：OUTPUT；

）

BEGIN

！DLY_CLR=RESETDRxxDELAY；

DLY_D=!AEN&(PCA[9..1]= =H"110");

DLY_CK=!AEN&(PCA[9..1]= =H"110")&（!IORxx!IOW）;

!PCWR=!AEN&(PCA[9..0]= =H"220")&!IOW;

!PCRD=!AEN&(PCA[9..0]= =H"220")&IOR;

!STATE=!AEN&(PCA[9..0]= =H"221")&!IOR;

!MCSWR=(A[15..14]= =H"2")&!WR;

END;

说明：PCA[9..0]是PC104的地址，A[15..14]是单片机的地址，PC104用到端口地址220H和221H。

3 通信软件设计

PC104是基于ISA总线的，在系统软件设计中要防止地址冲突。PC104中使用A0～A9地址位来表示I/O端口地址，即可有1024个口地址，前512个供系统板使用，后512个供扩充插槽使用，当A9=0时表示为系统板上的口地址；当A9=1时表示扩充插槽接口卡上的口地址[2]。因为本系统中采用保留的口地址220H和221H，保证不会发生地址冲突。

在本程序中，PC104采用查询方式接收数据，单片机采用中断方式接收数据。

xxdefine pcreadwrite 0x220 ;PC104读写数据口地址

xxdefine pcrdstate 0x221 ;PC104查询状态口地址

PC104写数据函数：

Void pcwrite(int port,unsigned char ch)

{ outportb(pcreadwrite,ch);

while ((inportb(pcrdstate)&0x02)!=0x02)

;等待单片机读走数据

{ }

}

单片机读子程序：

语文是一个拥有两种材质一个单位序列的有机整体系统_语文论文 第七篇

最近，看了一篇题为《“一语双文”时代渐行渐近》(原载《语文建设》20xx.11，转载于中国大学书报资料中心二次文献期刊《高中语文教与学》20xx.4)的文章。该文开宗明义重申了作者自己提出的将语文理解为语言、文章、文学的“一语双文”论（又称语文内容结构的“三足鼎立”说），并自我评价道：该论是对四种“一语一文”观的辩证否定，是对“六老”——叶（圣陶）、吕（叔湘）、张（志公）、朱（绍禹）、刘（国正）、顾（黄初）——语文观的继承和发展，是对语文课程标准的建设性批评，是对全球化语境下语文教学改革趋势的适应和拨正，是树立“语文教育科学发展观”的根本，强调“有学者发表评论：语言、文章、文学‘三足鼎立’说宣告了四种‘一语一文’观（指语言文字说、语言文章说、语言文学说、语言文化说——引者注）的终结，在语文学与语文教育史上具有划时代意义，”“坚信‘一语双文’时代渐行渐近，必将到来！”

对此，笔者却颇为不敢苟同。

的确，一直以来，人们只要一提到语言，便立即想到语法学的语素、词、短语、句（单、复）等四级单位，1984年之后则据《中学教学语法系统提要（试用）》增加到句群，合为五级单位，且因句群是最大的语法单位（何伟渔《中学语法体系新解》，上海教育出版社1987年5月第一版p213），而语法是语言学中研究语言构造法则的，于是，很自然地将“口头为语”的“语”对应上这四级或五级单位，认为语言最大单位就是句或句群。另一方面，则根据古代流传下来的“书面为文”的“文”几乎都是文章这一情况，将“文”定位为文章，纳入文章学范畴加以研究，仿佛书面语言就只有文章。这样，语文这一整体便被拆分成了语言与文章，活生生将语文整体给割裂开来，语文的单位系列整体被拆分为不能贯通、互相排斥的句级以下单位与文章的篇级单位两大部分！更有甚者，干脆跳过文章这一层次，直接将语言与属于文章特殊形态的文学并列起来，上世纪五十年代末期就曾编写过汉语、文学分开的语文教材！

这实在是抹杀了语文整体内部的层次，简直是将人的心脏置于头顶，将人的肝部放大到与身子一样大的畸形语文！

系统论原理告诉我们：任何一个有机整体系统都是由若干个部分组成的，但绝不可能是部分的简单相加。反过来说，任何一个有机整体系统也绝不可以简单地进行拆分。语文就是一个有机整体系统，虽然有“口头为语，书面为文”（叶圣陶语）的区别，但这只是一个以声音形式，一个以文字形式来作为它们各自本身的外在物质显现而已，其内部一个以说的方式，一个以写的方式构成的语文单位系列以及该系列中各个级别单位语文组成、转换的“法则”必定是一致的，是被所有使用者公认、熟知的，否则，所构成的相应级别的单位语文便无法被他人用听或读的方式进行解读，也就达不到交际目的。

遗憾的是，我们的语文研究者，虽然没有与时俱进的眼光，却有死盯着一点不放的固执。

他们不考虑起源于西方研究语言的语言学之所以只有语素、词、短语、句等简单单位的组成系列，实在是因为语言学直接滥觞于社会分工粗略，口语交际简单，书面语言尚未普及的古代社会，以及当时研究者的研究水平与研究程度（比如我国古代对语言的研究曾相当长一个时期停留在训诂、音韵和文字上。十九世纪才开始成为现代意义上的语言科学的语言学，其对研究对象的把握必定存在种种局限）的实际，错误地认为语言学研究的就是口语，口语就只有这么几个级别的单位；也不考虑随着社会分工的日益精细，团队合作的日益突出，即使口语交际，比如演说、讲解、示范、劝说、鼓动……所使用的单位语文，早已不是那种语言学最高级别单位的句或句群所能满足得了，普遍都在使用相当于章级、篇级的单位语文了；更不考虑与时俱进，将这些单位一并纳入语言学范畴加以研究，或者，为了与那种约定俗成已成经典的语言学区别开，创立语文学来加以研究！

对于书面语言来说，古代得以流传下来的的确是比较规范、比较完整的章级（以《论语》为典型）、篇级（即文章）单位语文，尤其以篇级单位语文的文章为突出，结果，我们的语文研究者便死盯住这点不放，误以为书面语言便只有篇级单位的文章一个级别单位，一提到书面语言便是文章，也不看看我们的公路旁、街道边、风景区、田野上、单位里写、印在标牌上、墙壁上、小册子上的警示语、词、标语口号、宣传介绍……不都是书面语言？其单位语文除了少数是章级、篇级的之外，大多数不都是句级、短语级、词级？

从这个意义上说，语文绝不是一个只到句级单位，一个只有篇级单位的文章，而是具有口头的与书面的文字两种不同质地的材料，共同拥有同一套由语素、词、短语、句（单、复）、章、篇等六个级别单位构成的单位系列，这好比是两条并行的道路——一条为铁路，一条为高速公路。我们学习、使用语文就是要么乘坐说、听号专列奔驰在铁道上，要么驾驶着写、读的私家车飞驰在高速上！

由此可见，文章只能是篇级单位语文的通俗说法，在语文整体的口头语言中也好，书面语言中也罢，都只能是一个级别上的单位语文，将之提取出来，与语言并列在一起，岂不是让儿子与老子成为同辈人平起平坐？文学，则首先是文章，是文章的一种特殊形态，无论相对于语文的口头语言还是书面语言都只能居于孙子的地位，将它拿出来与语言并列，更是认爷孙俩为两兄弟。语言、文章、文学的“三足鼎立”，终将或因“爷爷”年事已高，体衰力弱，或因“孙子”幼小，力不从心，根本“鼎立”不起来。

文化，尤其是作为精神形态的，很多都只是装载在一定单位语文之上的思想内容，将其拿出来与语言并列，简直是从人的身上取一根肋骨出来与这个人放在一起，说他们是两个人一样荒唐。文字，只是书面语言中外在物质显现的材料，将它与语言并列，与把一套成品的陶瓷餐具和一堆准备用来制作一套金属餐具的铝合金材料放在一起，并称之为两套餐具，有什么两样？

因此，语文就是语文，既不能拆分为任何种类的“一语一文”，也不能拆分为所谓的“一语双文”抑或“一语n文”；无论“一语一文”，还是“一语双文”，抑或其他的什么“一语n文”，都有损语文整体，都需要立即终结！（

The Infrastructure Platform for Remote Learning_工科论文 第八篇

Abstract From the concept of the network university, we deduce its three basic infrastructures：the education center station, the high speed backbone and the user terminal network. we point out that the remote learning online at home will be the most important studying model in the future，so the HomeNet will be a necessary infrastructure platform for remote learning , in this paper we discuss the structure, the key technologies and connection media of HomeNet. 

Keywords network university remote learning HomeNet

1． The Background

With the extension of internet in application area, from academies, enterprises to the government departments, the network reaches variable aspects of our society. From knowledge learning, message obtaining to e-commerce, the digital network is all proved a strong pushing strength. With network, the difference of time and space are eliminated, the exchange and communication among people, the resources sharing are becoming much more easier, based on that, more and more applications are developed, and one of which is the network university and remote learning which will be a great revolution to the traditional teaching and learning way. People can study online, exchange thoughts interactively with teachers and schoolmates through network rather than special classrooms in the campus, this will provide a chance to learn knowledge all the life for those who are in work or can’t go into colleges, perhaps the network university will be the most important model to study in a not long future.

The network university consists of three infrastructures: the education center stations which include multimedia courseware, sound and image material etc., the high speed backbone and user terminal network. Our government has made the remote learning a strategy to promote the quality of the nation, the CERNET 2.5GBPS backbone are in construction , and the education center stations have already been implemented successfully in some campuses, so the key to employing the remote learning project lies in the third part---the user terminal network.

The network brings us great flexibility to study online , no doubt , the most often place for people to learn is at home , and with the development of life standard , many families will have more than one set of computer and HDTV sets, and study is not only the thing of children , but also the need of parents , and additionally , remote medical treatment , ordering online, home automation controlling are all the future requirements in the family, so it is a necessary condition to digitalized the families in the information society to construct a perfect HomeNet( home terminal network) which provide all above functions , in the following sections , we will discuss the structure, the key technologies and access media of HomeNet.

2. The Key Technologies in HomeNet

The home network is a special LAN, in logical structure, they have some resemblance, but the home network has its own special features in application environment, operational functions and system physical construction. The implement of home network requires several key technologies to support as following[2]: the embodied operate system and embodied custom IC(ASIC) , API level interoperable specifications, the final use interface design and access technology.

2.1 There are various devices at home, and the difference between them is large in controlling model, computation ability and intelligent level. Most of them are less performance products except a few such as computers, thus, to enable the whole home network, the embodied OS and IC is the kernel technologies. Current prevailing embodied OS are WINDOWS CE, 3COM Palm OS, JAVA2, JAVA2 Micro Edition, Pjava, Ejava and our own embodied Hopen OS designed by KAISI Cooperation. The embodied IC includes LonWorks’ Neuron ICs and Intel’s micro controllers such as 8051 family and the like.

2.2 API is application program interface, due to the media is various in the network physical layer, in order to get the interoperability on the program interface layer, API lever interoperable specifications must be defined, it’s the foundation to develop home network application, it shields the under layer protocols, and provide a identical interface to application developer. The current APIs are Microsoft UPnP, SUN JINI, Home PNP, Home API and so on.

2.3 User interface(UI) determines the easy degree of operation, and then&n

PLC在自动磨花机中的应用_工科论文 第九篇

( 本站提供 应用行业：机械制造 阅读次数：2)  

魏明       海南华明自动化控制系统有限公司  吴青  海南金盘特种变压器厂   

1、概述 

 特种变压器控制柜的表面铝板，需要在其表面磨出圆形连续花纹，类似鱼鳞状，从而使其表面具有统一、美观、装饰性的效果。原来采用手工加工的方式，一般是利用摇臂钻床或台钻，夹上专用磨头，一个工人压下磨头，另一个人工送料，逐个逐行磨削。由于人工操作，磨头压力不均匀，位移送料间距不准确等原因，加工的质量难以保证，效率也很低，影响生产的正常进行，前不久，我们试用可编程控制器PLC和机械传动装置研制了一台自动磨花机，已获得成功。

2、工艺设备方案

 2、1 在一张长2.44米宽1.22米的薄铝板上，均匀地磨出直径约50毫米的花纹，相互交错，排列整齐，呈现鱼鳞状。根据这一要求，这台设备需要的工艺方案是：上板→压紧→磨削→松开→位移→压紧→ → →循环进行→完成整个板的磨花加工。在这个工艺过程中，磨头压力均匀，位移节拍一致是关键的因素。

2、2 为了完成以上工艺工程，设备主体结构由四个部分组成（见图1）：龙门架、横梁、小车（工作台）和小车架。横梁带动磨头在龙门架中上下运动，小车在小车架上按照一定的节拍（步）水平移动。横梁上分2排安装28个磨头，2个1.0KW的电机驱动磨头同向旋转。

3 、工艺流程

 待磨花加工的板材，一般是0.75-1.2mm的薄铝板，首先由工人放在小车上，起动小车，小车则向左移动，当运行到加工区后，碰到限位开关，小车停止，准备开始磨削。此时，横梁下降，气缸压紧铝板，28个磨头开始磨削，延时一段时间，第一道磨削完成，此时被磨削出2排每排14个园型花纹。

 磨削第2道时，气缸松开，横梁上升，横梁碰到上限限位开关后，经过PLC控制，使小车向左移动一个节拍的距离（44mm），然后停止。横梁下降……继续重复第一道工序的过程。以后，周而复始，逐行磨削，直到将一整块板磨完，小车碰到左限位开关为止。最后，由人工将铝板从小车上卸下来，再退回到原位。

4、 PLC机型选择

  4、1 输入输出点数

  PLC控制系统的输入包括，操作台的手动控制输入，小车左右限位开关，横梁上下的限位开关，气缸压紧松开的上下限位开关，现场按钮，故障的输入等。共计8个点。PLC的控制负载，主要有以下几类：磨头电机2台，小车工作台行走电机1台，横梁升降气缸电磁阀，压紧铝板气缸电磁阀，指示灯及负载等，共计8点。

4、2   PLC选型

定了输入输出点以后，还要进行PLC的选型。鉴于本系统输入输出点数不多，设备要求体积小布置紧凑，要将控制系统安装在设备内含的控制箱中，我们选用日本松下电工（NAiS）FP0系列小型PLC。该系列PLC是模块式的结构，配置组合非常灵活，体积小巧，功能强大。运行速度快，使用梯形图编程，完全满足控制要求。主机CPU型号为FP0-C16T，AFP02343,I/O=8/8晶体管输出型.控制系统I/O。 

5 系统设计

5、1板材定位的设计

在小车工作台装上被加工的铝板之后，人工起动行走电机，当小车运行到起始位置时，碰到起始定位行程开关，行走电机停止，横梁下降，气缸压紧。

5、2 步进位移的设计

由于被加工的铝板是装饰性的，对于步进的位移误差要求并不十分严格。一般控制在44±2mm以下即可。为了使结构简化，采用PLC时间继电器控制时间来实现。如果要求步长更加精确，则可以选择旋转编码器与PLC高速计数器来实现。

5、.3 软件的设计

根据加工工艺的要求，首先确定各个动作的先后次序和相互关系，然后用布尔代数的方法，写出PLC各个输入输出间的逻辑关系，再由逻辑关系转为梯形图。程序分为手动和自动两部分，手动控制用于，设备调试和故障处理。正常时，运行自动控制程序。

在程序编辑过程中，使用松下电工中文编程软件PCWAY,在PC机或手提电脑上直接用梯形图编程，在调试时用手提电脑和专用电缆进行修改，使之满足工艺要求。松下FP0-PLC的输入输出点都有LED显示，在加入后，逐一核对输出动作的执行情况。在调试阶段，机械传动和运行机构应注意润滑，以免减少噪声和磨损。

6、 结束语

本文介绍的自动磨花机，软硬件设计，结构合理，小巧紧凑，可靠性高，易于操作和维修。

经过几个月的连续生产使用，设备的各项技术性能指标均达到了预期要求，大大提高了工作效率，降低了成本。该机已成功应用于海南金盘特种变压器厂。

[参考文献] ：Matsushita Electroic Works:FP0 Programming,2000.

colspan="2" align='right' class="Article_tdbgall">

利用三菱PLC实现对印刷机的精确控制_工科论文 第十篇

  1 引言

近年来，随着我国自动化技术的提高，工厂自动化也上了一个新台阶。PLC作为一个新兴的工业控制器，以其体积小,功能齐全，价格低廉，可靠性高等方面具有独特的优点，在各个领域获得了广泛应用。

作为国内最大的印刷机生产厂家---北人集团公司，为了使产品性能稳定，易于维护，我们采用了以PLC为主控器的控制方案。由于双色印刷机要求易于操作，精度高，故其输入，输出点较多，因此采用了双机通讯。上位机采用三菱Fx2N-80MR+32Ex+4D/A，主要负责主传动的控制，各机组离合压的控制，以及气泵，气阀的控制等。下位机采用三菱 Fx2N-64MR+4A/D,主要负责水辊电机的控制，主传动的调速输出，调版电机数据采集等。同时选用了一台三菱5.7寸触摸屏，主要负责水辊电机速度显示，调版显示，以及整机故障显示等。本系统运行可靠，维护方便，操作简便直观，大大提高了胶印机的档次，受到用户好评。

2 系统结构

本系统结构图如下：

javascript:if(this.width>600)this.width=600" border=0>

  其中，上位机与下位机采用了RS485通讯，通讯方便，可靠。对多色机而言，安全因素很重要。在设计中，每个机组既要考虑到安全控制，其中包括本位机组的急停，安全按钮；还要考虑方便操作，包括每个机组均应有正点，反点按钮。因此，一方面输入点增加很多；另一方面，走线也很不方便。采用双机通讯，可以很好地解决此问题，各机组的走线可以按照就近原则，进入离它较近的控制柜内，既节省了走线，也方便了控制。

 由于印刷机是一个精度较高的机械，印刷品的好坏一方面在于机械加工以及安装的精度，另一方面，也取决于水路，墨路的平衡以及合压的准确性。双色机的每一色组，都有水路和墨路装置。为了便于水辊速度的调节，每根水辊都用一个变频器控制，同时，主电机速度也需要变频器调节。因此，为了实现多路速度调节，我们采用了三菱4D/A数模转换器，它将PLC方给出的数字量，根据相应的算法，转换成0~10V直流电压输出，很好地实现了多路速度调节要求。

 在印刷过程中，调版是一个比较繁琐的过程。尤其对多色机来说，各组版对正的精度会对印品产生很大的影响。如果套印不准，印刷品就会出现字面重叠或影像不清。一般来说，印版轴向调节范围为-2mm~+2mm ,周向调节范围为-1mm~+1mm。如果使用手动调版，会浪费很多时间，而且精度不高。为了实现自动打版，我们在版辊上安装了电位器，通过电位器将模拟量传送给4A/D，经过PLC处理，可将版辊的转动精度很好地控制在打版范围内。

 触摸屏作为一种新型的人机界面，从一出现就受到关注，它的简单易用，强大的功能及优异的稳定性使它非常适合用于工业环境。用户可以自由地组合文字，按钮，图形，数字等来处理或监控管理随时可能变化的信息。随着机械设备的飞速发展，以往的操作界面需由熟练的操作员才能操作，无法提高效率。但使用人机界面，能明确指示并告知操作员机器设备目前的状况，使操作变得简单生动。使用触摸屏，还可以使机器配线标准化，简单化，同时也能减少PLC控制所需的I/O点数，降低生产成本，也相对提高整套设备的附加价值。三菱触摸屏和三菱PLC有很好的通用性，能在线监视并修改程序，不必很麻烦的重复插拔接口。

3 软件设计

3．1 给纸设计

印刷机整体的电气设计还是比较复杂的，对时间的要求也很严格。在机器的很多地方装有接近开关，用来检测不同的时间点。在印刷过程中，走纸的好坏是影响机器质量的一个重要环节。所谓纸走的好坏，指的是无歪张，双张等现象，如果有歪张，双张现象，在高速情况下，就会将走坏的纸，卷入机器内，从而破坏胶皮，给用户带来很大损失。此过程流程如下：

javascript:if(this.width>600)this.width=600" border=0>

在实验中，我们发现，按照上述流程编制的程序，在低速没有问题，但速度增高至7000r/h后，就会出现歪张锁不住现象。究其原因，主要是因为光头反应时间和磁铁动作时间滞后造成。程序在执行过程中，采用循环扫描方式，为了让电磁铁输出提前，在设计中，我采用了中断和三菱编程指令的输入输出刷新指令，使电磁铁输出立即执行，提前了电磁铁动作时间，即使在12000r/h的速度下，也能很好的锁住有故障的纸张，解决了给纸的一大难题。

 3．2离合压设计

 离压，合压在印刷中具有很重要的作用。离合压的准确性，对印品质量的好坏有着直接的影响。合压过早，会弄脏压印辊筒，给操作带来很多不便；离压过早，会使最后一张纸印不上完整的图案，造成纸张浪费。

 在设计中，离压，合压的程序流程如图所示：

javascript:if(this.width>600)this.width=600" border=0>

印刷时，版辊筒与胶皮辊筒先合压，胶皮辊筒与压印辊筒后合压。在我们的机器中，合压全部采用了气动装置，每个气缸都有一个动作时间。由于印刷速度是多段速，在3000~12000r/h之间，根据用户需要可选择不同的速度。但是，气缸动作时间是一定的，齿轮转过角度是一定的，因此，机器速度不同时，合压时间也不同。为了解决此问题，我们根据理论计算值，找出对于不同机器速度时，机器的延时时间。采用比较指令，当机器段速与理论值相等时，延时相应的时间，使压印辊筒与胶皮辊筒准确合压。经过多次试验，离压，合压都没有问题。

3．3 人机界面设计

在人机界面中，设计了7幅画面，包括整体图形，故障显示，机器速度和计数显示，水辊速度显示，调版监控等。故障显示使用指示器，给出位元件即可实现闪动效果，让操作者很方便的知道故障部位，整体感很好。在水辊速度显示中，设计了一个柱状图，可以显示水量增加大小，只需按下柱状图，就可增加水量，同时也可方便监控。如图所示：

javascript:if(this.width>600)this.width=600" border=0>

4． 结束语

印刷机的一套电气设计属于系统设计，包括硬件，软件设计，涵盖范围较广。这里，我只简单介绍了其中比较重要的几部分，其它细节还有很多，这里不再一一列举。使用三菱的一套控制系统，感觉可靠，方便，在机器批量生产过程中，没有发现大问题。其PLC功能齐全，可靠耐用，指令简洁，与其他产品相比，感觉三菱整体软件系统界面都比较友好，给用户编程，维修都带来极大方便。其触摸屏与PLC有很好的通用性，可通过触摸屏]监视并修改程序，这是其它产品所不能匹及的。总之，三菱的工控元件给设计人员和用户都带来了很多方便。

colspan="2" align='right' class="Article_tdbgall">

本页网址:

https://www.fwan.cn/mianfeilunwen/qitalunwen/83958.html